IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re	U.S. Patent Application of)
NAK	AMINE et al.)
Appli	cation Number: To be Assigned)
Filed	Concurrently Herewith)
For:	SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND FILM FORMING METHOD)
Атто	RNEY DOCKET NO. TSUT.0030)

Honorable Assistant Commissioner for Patents Washington, D.C. 20231

REQUEST FOR PRIORITY **UNDER 35 U.S.C. § 119** AND THE INTERNATIONAL CONVENTION

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority date of April 25, 2003, the filing date of the corresponding Japanese patent application 2003-120855.

A certified copy of Japanese patent application 2003-120855, is being submitted herewith. Acknowledgment of receipt of the certified copy is respectfully requested in due course.

Respectfully submitted,

Stanley P. Fisher

Registration Number 24,344

Juan Carlos A. Marquez

Registration Number 34,072

REED SMITH LLP

3110 Fairview Park Drive **Suite 1400** Falls Church, Virginia 22042 (703) 641-4200 **April 22, 2004**



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 4月25日

出 願 番 号 Application Number:

特願2003-120855

[ST. 10/C]:

[J P 2 0 0 3 - 1 2 0 8 5 5]

出 願 人 Applicant(s):

トレセンティテクノロジーズ株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 3月 4日





【書類名】

特許願

【整理番号】

H03003531

【提出日】

平成15年 4月25日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/365

【発明者】

【住所又は居所】

茨城県ひたちなか市堀口751番地 トレセンティテク

ノロジーズ株式会社内

【氏名】

仲嶺 智靖

【発明者】

【住所又は居所】

茨城県ひたちなか市堀口751番地 トレセンティテク

ノロジーズ株式会社内

【氏名】

山口 賢一

【発明者】

【住所又は居所】

東京都青梅市藤橋三丁目3番地2 株式会社ルネサス東

日本セミコンダクタ内

【氏名】

佐藤 賢市

【特許出願人】

【識別番号】

500495256

【氏名又は名称】 トレセンティテクノロジーズ株式会社

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】

筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】

006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



【発明の名称】 半導体装置の製造方法および成膜方法

【特許請求の範囲】

【請求項1】 半導体基板に対して成膜処理を行う成膜処理室を有し第1の 温度で前記成膜処理を行う成膜装置を用い、前記半導体基板上に第1の薄膜を形 成する工程を含む半導体装置の製造方法であって、

所定枚数の前記半導体基板上に前記第1の薄膜を形成後、

- (a) 前記成膜処理室内を前記第1の温度より低い第2の温度に下げる工程と、
- (b) 前記(a) 工程後、ハロゲン系ガスを含むガスからプラズマを形成し、前記プラズマによって前記成膜処理室内に付着した付着物を除去する工程と、
- (c)前記(b)工程後、前記成膜処理室内を前記第1の温度に昇温する工程と を含む工程で前記成膜処理室内のクリーニングを行い、

前記成膜装置は、前記成膜処理室内にハロゲン系元素と反応して副生成物を生成してしまう第1の部材を有し、

前記(b)工程において前記付着物を除去した後に同じ温度で、または前記(c)工程において前記成膜処理室内が前記第1の温度となる以前に、前記成膜処理室の内壁および前記成膜処理室内に設けられた部材の表面に第2の薄膜を形成する工程を含むことを特徴とする半導体装置の製造方法。

【請求項2】 請求項1記載の半導体装置の製造方法において、前記第1の 部材は金属元素またはシリコンを含むことを特徴とする半導体装置の製造方法。

【請求項3】 請求項1記載の半導体装置の製造方法において、前記第1の 温度は600℃以上であり、前記第2の温度は前記ハロゲン系元素と前記第1の 部材とが反応しない温度であることを特徴とする半導体装置の製造方法。

【請求項4】 請求項3記載の半導体装置の製造方法において、前記第2の 温度は500℃以下であることを特徴とする半導体装置の製造方法。

【請求項5】 請求項1記載の半導体装置の製造方法において、前記第1の 薄膜および前記第2の薄膜はシリコンを含むことを特徴とする半導体装置の製造 方法。

【請求項6】 請求項5記載の半導体装置の製造方法において、前記第2の

薄膜は前記第1の薄膜と同種の薄膜を含むことを特徴とする半導体装置の製造方法。

【請求項7】 請求項1記載の半導体装置の製造方法において、前記成膜装置は化学的成膜方法によって成膜処理を行うことを特徴とする半導体装置の製造方法。

【請求項8】 請求項1記載の半導体装置の製造方法において、前記半導体 基板は300mm以上の径を有することを特徴とする半導体装置の製造方法。

【請求項9】 基板に対して成膜処理を行う成膜処理室を有し第1の温度で前記成膜処理を行う成膜装置を用い、前記基板上に第1の薄膜を形成する成膜方法であって、

所定枚数の前記基板上に前記第1の薄膜を形成後、

- (a) 前記成膜処理室内を前記第1の温度より低い第2の温度に下げる工程と、
- (b) 前記(a) 工程後、ハロゲン系ガスを含むガスからプラズマを形成し、前記プラズマによって前記成膜処理室内に付着した付着物を除去する工程と、
- (c) 前記(b) 工程後、前記成膜処理室内を前記第1の温度に昇温する工程とを含む工程で前記成膜処理室内のクリーニングを行い、

前記成膜装置は、前記成膜処理室内にハロゲン系元素と反応して副生成物を生成してしまう第1の部材を有し、

前記(b)工程において前記付着物を除去した後に同じ温度で、または前記(c)工程において前記成膜処理室内が前記第1の温度となる以前に、前記成膜処理室の内壁および前記成膜処理室内に設けられた部材の表面に第2の薄膜を形成する工程を含むことを特徴とする成膜方法。

【請求項10】 請求項9記載の成膜方法において、前記第1の部材は金属 元素またはシリコンを含むことを特徴とする成膜方法。

【請求項11】 請求項9記載の成膜方法において、前記第1の温度は60 0℃以上であり、前記第2の温度は前記ハロゲン系元素と前記第1の部材とが反 応しない温度であることを特徴とする成膜方法。

【請求項12】 請求項11記載の成膜方法において、前記第2の温度は500℃以下であることを特徴とする成膜方法。

【請求項13】 請求項9記載の成膜方法において、前記成膜装置は化学的成膜方法によって成膜処理を行うことを特徴とする成膜方法。

【請求項14】 請求項9記載の成膜方法において、前記基板は300mm 以上の径を有することを特徴とする成膜方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置の製造技術および成膜技術に関し、特に、CVD (Chemical Vapor Deposition) 成膜装置を用いた薄膜成膜工程に適用して有効な技術に関するものである。

[0002]

【従来の技術】

たとえば、CVD成膜装置において、成膜処理を施すチャンバー内をClF3ガスでクリーニングした後、そのチャンバー内にAr(アルゴン)ガスと還元ガスとを含むプラズマを形成して、このプラズマによりチャンバー内壁および/またはチャンバー内部材の表面に付着したAlF(フッ化アルミニウム)系物質からなる付着物を除去することにより、チャンバー内部のプリコート処理時における膜剥がれを防ぐ技術がある(たとえば、特許文献1参照)。

[0003]

【特許文献1】

特開2002-167673号公報

[0004]

【発明が解決しようとする課題】

本発明者らは、CVD成膜装置を用いた半導体ウエハ(以下、単にウエハと記す)への薄膜の成膜技術について検討しており、その中で以下のような課題を見出した。

[0005]

すなわち、CVD成膜装置を用いてウエハに対して薄膜を成膜した後においては、ウエハ上のみばかりでなくCVD成膜装置の炉体(チャンバー)の内壁およ

び炉体内部の部材の表面にもその薄膜は成膜されてしまう。そのため、所定枚数のウエハに対して薄膜の成膜処理を行った後は、その炉体の内壁および炉体内部の部材に付着した薄膜を除去するために、たとえばハロゲン系ガスを用いたガスクリーニングを行う。このガスクリーニングは、ハロゲン系ガスのプラズマを形成して、このプラズマにより炉体の内壁および炉体内部の部材に付着した薄膜を除去するものである。また、薄膜の成膜時における炉体内の成膜実施温度が約600℃以上の高温の場合には、ガスクリーニングは炉体内の温度を、ハロゲン系ガスの分解によって形成されたハロゲン系元素のラジカルまたはイオンと炉体内部の部材とが化学反応を起こさない温度、たとえば約500℃以下にまで下げてから実施する。そして、ガスクリーニング終了後、再び炉体内温度を約600℃以上に昇温してからウエハへの成膜処理を開始する。

[0006]

ここで、上記ハロゲン系ガスの分解によって形成されたハロゲン系元素のラジカルまたはイオンは、ガスクリーニング後においても炉体内に残留している。そのため、ガスクリーニング終了後の炉体内の昇温時において、炉体内に配置された部材(たとえばウエハが載置されるヒーター)とハロゲン系元素のラジカルまたはイオンとの化学反応が加温によって進み、その化学反応によって副生成物が生成され、この副生成物が炉体の内壁および炉体内部の部材に付着してしまうことを本発明者らは見出した。この副生成物が炉体の内壁および炉体内部の部材に付着した状況下では、たとえば炉体内に配置されたヒーターの温度低下といったCVD成膜装置の故障、ウエハ面内において成膜された薄膜の膜厚のばらつきの発生、およびその副生成物が異物となって炉体内に飛散しウエハに付着することによる薄膜の膜質の低下といった不具合の発生が懸念される。そのため、CVD成膜装置の安定した稼動および製造される半導体装置の品質を維持できなくなってしまう課題が存在する。

[0007]

本発明の目的は、CVD成膜装置の炉体内部のガスクリーニング後において、 炉体内における副生成物の発生を防ぐことのできる技術を提供することにある。

[0008]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0009]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

[0010]

すなわち、本発明は、半導体基板または他の基板に対して成膜処理を行う成膜 処理室を有し第1の温度で前記成膜処理を行う成膜装置を用い、前記半導体基板 または前記他の基板上に第1の薄膜を形成する工程を含むものであり、

所定枚数の前記半導体基板または前記他の基板上に前記第1の薄膜を形成後、

- (a) 前記成膜処理室内を前記第1の温度より低い第2の温度に下げる工程と、
- (b) 前記(a) 工程後、ハロゲン系ガスを含むガスからプラズマを形成し、前記プラズマによって前記成膜処理室内に付着した付着物を除去する工程と、
- (c)前記(b)工程後、前記成膜処理室内を前記第1の温度に昇温する工程と を含む工程で前記成膜処理室内のクリーニングを行い、

前記成膜装置は、前記成膜処理室内にハロゲン系元素と反応して副生成物を生成してしまう第1の部材を有し、

前記(b)工程において前記付着物を除去した後に同じ温度で、または前記(c)工程において前記成膜処理室内が前記第1の温度となる以前に、前記成膜処理室の内壁および前記成膜処理室内に設けられた部材の表面に第2の薄膜を形成する工程を含むものである。

$[0\ 0\ 1\ 1]$

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

[0012]

図1は、本実施の形態で用いるCVD成膜装置の一例を示す要部断面図である

。本実施の形態のCVD成膜装置は、CVD法(化学的成膜方法)により、たとえば枚葉処理でウエハ(半導体基板)Wに対して成膜処理を施すものであり、Al(アルミニウム)などからなる気密構造の炉体(成膜処理室)FNCを有し、炉体FNC内には、成膜処理が施されるウエハWおよび炉体FNC内雰囲気を所定の温度で加熱するヒーター(第1の部材)HTが支持部材HDによって支持された状態で配置されている。ヒーターHTは、Al系セラミックなどからなり、炉体FNC内でウエハWを水平に支持するサセプタとしての機能も有する。また、炉体FNCには排気機構EXHが設けられ、成膜処理中にはこの排気機構EXHを動作させることによって炉体FNC内を所定の真空度まで減圧することを可能としている。

[0013]

炉体FNCの天壁に配置されたシャワーヘッドSHDからは、ヒーターHT上に載置されたウエハWに向かって成膜ガスが供給される。その成膜ガスは、ヒーターHTからの加熱によってウエハWの表面で化学反応を起こし、その化学反応に伴う成膜ガスの解離または化合によってウエハW上に薄膜が堆積されていく。

(0014)

本実施の形態において、図1に示したCVD成膜装置によって成膜される薄膜(第1の薄膜)は、炉体FNC内の温度が約600℃以上の高温(第1の温度) 雰囲気下で成膜する薄膜であり、エピタキシャルSi(シリコン)膜、非晶質(アモルファス)Si膜、多結晶Si膜、窒化Si膜および酸化Si膜などを例示することができるが、以降は、その薄膜として窒化Si膜を例に取って説明を進める。

[0015]

上記の本実施の形態のCVD成膜装置を用いてウエハWに対して窒化Si膜の成膜処理を施した後においては、ウエハW上のみばかりでなく炉体FNCの内壁およびヒーターHTなどの炉体FNCの内部の部材の表面にも窒化Si膜は成膜されてしまう。この炉体FNCの内壁およびヒーターHTなどの炉体FNCの内部の部材の表面に成膜されてしまった窒化Si膜は、たとえば他のウエハWに対して成膜処理を施している時に剥離し、そのウエハWに異物として付着してしま

う虞がある。また、窒化Si膜のような薄膜が炉体FNCの内壁およびヒーター HTなどの炉体FNCの内部の部材の表面に成膜されてしまうと、CVD成膜装置の成膜能力が低下してしまう虞もある。そのため、所定枚数(たとえば100枚程度)のウエハWに対して窒化Si膜の成膜処理を施した後は、炉体FNCの内壁および炉体FNCの内部の部材の表面に付着した窒化Si膜(付着物)を除去するために、たとえばハロゲン系ガスを用いたガスクリーニングを行う。さらに、所定枚数(たとえば10000枚程度)のウエハWに対して窒化Si膜の成膜処理を施した後には、炉体FNC内全体のクリーニング(以降、炉体全掃と記す)を行う。ここでは、そのハロゲン系ガスを用いたガスクリーニングから、ウエハWに対しての窒化Si膜の成膜処理を再開するまでの工程について図2を用いて説明する。

[0016]

図2は、炉体FNC内部をガスクリーニングするために炉体FNC内の温度を下げ、ガスクリーニングを実施し、再び炉体FNC内の温度を成膜処理を実施する温度まで昇温し、成膜処理を再開するまでの炉体FNC内の温度変化を示したものである。本実施の形態では、炉体FNC内の温度はヒーターHTの温度によって変化し決定されるので、図2においては、ヒーターHTの温度を炉体FNC内の温度として示している。また、以降は、ヒーターHTの温度を炉体FNC内の温度として説明を続ける。

[0017]

図2に示すように、本実施の形態では、時間T1をかけてヒーターHTの温度を窒化S i 膜の成膜処理実施温度である約800 $\mathbb C$ から約500 $\mathbb C$ 以下(第2 の温度)、好ましくは約400 $\mathbb C$ (第2 の温度)へ低下させる。続いて、ヒーターHTの温度を、たとえば約400 $\mathbb C$ とした状況下で、時間T2 をかけて炉体FN C内部のガスクリーニングを行う。次いで、時間T3 をかけてヒーターHTの温度を約400 $\mathbb C$ から窒化S i 膜の成膜処理実施温度である約800 $\mathbb C$ へ上昇させる。

[0018]

上記のガスクリーニングは、炉体FNC内にて、たとえばC1F3、CF4、C

 F_3 または NF_3 といったハロゲン系ガス(組成に C_1 (塩素)、 F_3 (フッ素)ま たはその両方を含むガス)と、Ar (アルゴン)ガスとを含むガスのプラズマを 生成し、このプラズマにより炉体FNCの内壁および炉体FNCの内部の部材の 表面に付着した薄膜をエッチングすることによって、その薄膜を除去するもので ある。この時、ヒーターHTの温度が約500℃以上の状況下でガスクリーニン グを行うと、上記ハロゲン系ガスの解離によって生成されたハロゲン系元素のラ ジカルまたはイオンが活性化して、たとえばヒーターHT(第1の部材)を形成 するAI系セラミックと反応し、副生成物が生成されてしまう。この反応は、ハ ロゲン系ガスとしてNF₃ガスを用いた場合には、AIN+F* \rightarrow AIF₃+N₂、 または $A \mid N + F \rightarrow A \mid F_3 + N_2$ といった化学反応式で表され、化学反応式中 の $A + F_3$ がその副生成物である。なお、この化学反応式中にて、 F^* はFのラジ カルを表すものである。このような副生成物が炉体FNCの内壁および炉体FN C内部の部材に付着してしまうと、たとえばヒーターHTの温度低下といったC VD成膜装置の故障、ウエハW面内において成膜された窒化Si膜の膜厚のばら つきの発生、およびその副生成物が異物となって炉体FNC内に飛散しウエハW に付着することによる窒化Si膜の膜質の低下といった不具合の発生が懸念され る。また、ハロゲン系元素のラジカルまたはイオンは、活性化すると炉体FNC の内壁(第1の部材)および炉体FNC内部の他の部材(第1の部材)とも反応 し、炉体FNCおよび炉体FNC内部の他の部材を損傷してしまうことも懸念さ れる。そのため、本実施の形態においては、このガスクリーニング時にヒーター HTの温度を約500℃以下まで下げているのである。

[0019]

また、上記ハロゲン系元素のラジカルまたはイオンの一部は、上記ガスクリーニング後においても炉体FNC内に残留し、炉体FNC内に不活性ガス(たとえばN $_2$ (窒素)ガス)を流入することによる除去を図っても完全には除去できないことを本発明者らは見出した。そのため、ガスクリーニング終了後の炉体FNC内温度を昇温させる際にそのラジカルまたはイオンが活性化し、ヒーターHTを形成するA1系セラミックと反応して副生成物が生成されてしまったり、炉体FNCの内壁および炉体FNC内部の他の部材と反応して炉体FNCおよび炉体

FNC内部の他の部材を損傷してしまうことが懸念される。そこで、本実施の形 態では、上記時間T3の間に、炉体FNC内に成膜ガスを導入し、炉体FNCの 内壁および炉体FNC内部の部材の表面に薄膜(第2の薄膜)CT(図1参照) を形成することによって、炉体FNCの内壁および炉体FNC内部の部材の表面 をその薄膜CTで覆う。それにより、炉体FNCの内壁および炉体FNC内部の 部材がハロゲン系元素のラジカルまたはイオンと反応してしまうことを防ぐこと ができる。この時、その薄膜CTを形成するのは、ハロゲン系元素のラジカルま たはイオンの活性化が可能な限り進まないようにヒーターHTの温度ができるだ け低い時点が好ましく、本実施の形態では、約600℃以下(第3の温度)とす ることを例示できる。すなわち、図2に示すように、ヒーターHTの温度の上昇 を開始し、約540℃となったら時間T31の間ヒーターHTの温度を約540 ℃で維持しつつ炉体FNC内にSiH₄ガスを導入する。それにより、炉体FN Cの内壁および炉体FNC内部の部材(ヒーターHTを含む)の表面に非晶質(アモルファス)Si膜を形成するものである。その非晶質Si膜の形成後、再び ヒーターHTの温度を上昇させ、約600℃となったら時間T32の間ヒーター HTの温度を約600℃で維持し、炉体FNC内に再びSiH⊿ガスを導入する ことによって、前記非晶質Si膜の表面にさらに非晶質Si膜を積層してもよい 。このように、複数層の非晶質Si膜を炉体FNCの内壁および炉体FNC内部 の部材の表面に形成することによって、1層のみの非晶質Si膜とした場合に比 べてさらに確実に炉体FNCの内壁および炉体FNC内部の部材の表面を非晶質 Si膜で覆うことができるので、さらに効果的に炉体FNCの内壁および炉体F NC内部の部材がハロゲン系元素のラジカルまたはイオンと反応してしまうこと を防ぐことができる。また、本実施の形態では、ヒーターHTの温度が約600 ℃以下の条件下で、炉体FNCの内壁および炉体FNC内部の部材の表面に非晶 質Si膜を形成する場合について説明したが、約600℃以下の条件下で成膜で きる薄膜であれば非晶質Si膜以外の薄膜を形成してもよい。

[0020]

上記非晶質Si膜の形成後、ヒーターHTの温度の上昇を再開して約600℃から約700℃へ昇温し、次いで、時間T33の間ヒーターHTの温度を約70

0℃で維持し、炉体FNC内に再びSiH4ガスを導入することによって、前記 非晶質Si膜の表面にさらに多結晶Si膜を積層してもよい。この時、ヒーター HTからの加熱により、その多結晶Si膜の下層の非晶質Si膜は、多結晶シリ コン膜へと変化する。その後、ヒーターHTの温度の上昇を再開して、約700 ℃からウエハWに窒化Si膜の成膜処理を施す温度である約800℃に昇温し、 次いで、時間T34の間ヒーターHTの温度を約800℃で維持し、炉体FNC 内にSiH₄ガスおよびNH₃ガスを導入することによって、前記多結晶Si膜の 表面にさらに窒化Si膜を積層してもよい。このように、ヒーターHTの温度の 上昇に合わせて、その温度下で成膜できる種類の薄膜を順次炉体FNCの内壁お よび炉体FNC内部の部材の表面に成膜していくことにより、炉体FNCの内壁 および炉体FNC内部の部材の表面をさらに確実に薄膜CTで覆うことができる 。それにより、炉体FNCの内壁および炉体FNC内部の部材がハロゲン系元素 のラジカルまたはイオンと反応してしまうことを確実に防ぐことが可能となる。 また、炉体FNCの内壁および炉体FNC内部の部材の表面を複数層の薄膜CT で覆う場合には、それら複数層の薄膜CTのうち最上層となる薄膜がウエハWに 対して成膜される薄膜(窒化Si膜)となることが好ましい。また、炉体FNC の内壁および炉体FNC内部の部材の表面を単層の薄膜CTで覆う場合には、ヒ ーターHTの温度が約600℃以下の条件下でその薄膜が形成できるならば、ウ エハWに対して成膜される薄膜(窒化Si膜)と同種の薄膜であることが好まし 61

[0021]

また、炉体FNC内において上記副生成物が生成されてしまうことを防ぐことができるので、本実施の形態のCVD成膜装置においては、たとえばその副生成物がヒーターHTに付着してしまうことによってヒーターHTの温度が低下してしまうようなCVD成膜装置の不具合を防ぐことができる。それにより、本実施の形態のCVD成膜装置の安定した稼動を確保することができる。また、炉体FNC内において上記副生成物が生成されてしまうことを防ぐことができるので、炉体FNC内の汚染を防ぐことができる。それにより、炉体FNCにおいては、炉体全掃の頻度を低減することが可能となる。これらのことから、CVD成膜装

置の不具合発生によるCVD成膜装置の稼動停止時間および炉体FNCの炉体全掃によるCVD成膜装置の稼動停止時間を低減することが可能となる。さらに、炉体FNC内の汚染を防ぐことができるので、ウエハWへの窒化Si膜の成膜処理中に炉体FNC内に異物が発生して窒化Si膜の膜質が低下してしまう不具合を防ぐことができる。それにより、ウエハWから製造される半導体装置の品質の低下を防ぐことが可能となる。

[0022]

ここで、図3および図4は、それぞれ上記時間T3中に炉体FNCの内壁および炉体FNC内部の部材の表面に上記薄膜CTを成膜していない場合と成膜している場合とについて、CVD成膜装置が窒化Si膜の成膜処理を施したウエハWの累積枚数と、それらウエハWに成膜された窒化Si膜の膜厚の平均値(相対値)との関係について、本発明者らが行った実験により求めた結果を示したものである。

[0023]

図3に示すように、時間T3中に炉体FNCの内壁および炉体FNC内部の部材の表面に上記薄膜CTを成膜していない場合には、窒化Si膜の成膜処理が施されたウエハWの累積枚数の増加に伴って、成膜された窒化Si膜の平均膜厚が低下してくる。すなわち、CVD成膜装置のウエハWの処理枚数が増加するに従って、所定の膜厚の窒化Si膜が成膜できなくなってくる。一方、図4に示すように、時間T3中に炉体FNCの内壁および炉体FNC内部の部材の表面に上記薄膜CTを成膜している場合には、窒化Si膜の成膜処理が施されたウエハWの累積枚数が増加しても、成膜された窒化Si膜の平均膜厚はほぼ一定である。すなわち、時間T3中に炉体FNCの内壁および炉体FNC内部の部材の表面に薄膜が形成された本実施の形態のCVD成膜装置によれば、窒化Si膜の成膜処理を施したウエハWの累積枚数が増加しても、所定の膜厚の窒化Si膜を成膜することが可能となる。

[0024]

また、本発明者らは、実験により上記時間T3中に炉体FNCの内壁および炉体FNC内部の部材の表面に上記薄膜CTを成膜していない場合と成膜している

場合とについて、CVD成膜装置が窒化Si膜の成膜処理を施したウエハWの累 積枚数と、ウエハWの成膜面(主面(素子形成面))内における窒化Si膜の膜 厚の均一性の変動量との関係について調べた。その結果、時間T3中に炉体FN Cの内壁および炉体FNC内部の部材の表面に薄膜CTを成膜していない場合に は、ウエハWの累積枚数が約2000枚となった時点でウエハWに成膜された窒 化Si膜の膜厚の均一性は、ウエハWへの成膜処理が開始された時点に比べて約 1. 5%変動していた。それに対して、時間T3中に炉体FNCの内壁および炉 体FNC内部の部材の表面に薄膜CTを成膜している場合には、ウエハWの累積 枚数が約2000枚となった時点でウエハWに成膜された窒化Si膜の膜厚の均 一性は、ウエハWへの成膜処理が開始された時点に比べてほとんど変わらないり %に近いものであった。ウエハWの累積枚数が増加しても、ウエハWの成膜面内 における窒化Si膜の膜厚の均一性が変動しないということは、ウエハWの累積 枚数が増加してもCVD成膜装置は一定の成膜処理条件下で窒化Si膜の成膜処 理を続けることが可能ということになる。すなわち、本実施の形態のCVD成膜 装置によれば、前述の炉体FNC内のガスクリーニングおよび炉体全掃の頻度を 低減することができる。その結果、炉体FNCのガスクリーニングおよび炉体全 掃によるCVD成膜装置の稼動停止時間を低減することが可能となる。また、ウ エハWの径が大きくなるに従って、ウエハWの成膜面内における窒化Si膜の膜 厚の均一性は低下していくので、時間T3中に炉体FNCの内壁および炉体FN C内部の部材の表面に薄膜CTを成膜していないCVD成膜装置を用いて窒化S i膜の成膜処理を行った場合には、ウエハWの径が大きくなるに従って、その窒 化Si膜の膜厚の均一性の変動量も大きくなる。そのため、時間T3中に炉体F NCの内壁および炉体FNC内部の部材の表面に薄膜CTを成膜した本実施の形 態のCVD成膜装置を用い、たとえば約300mmの大きな径を有しているウエ ハWに対して窒化Si膜の成膜処理を実施することは、その窒化Si膜の膜厚の 均一性の変動を抑制する点で特に有効である。

[0025]

上記の本実施の形態では、ヒーターHTの温度が約800℃の条件下でウエハ Wに窒化Si膜の成膜処理を施す場合を例に取って説明したが、炉体FNC内の 温度(ヒーターHTの温度)が約600℃以上の高温雰囲気下で成膜する窒化S i膜以外のエピタキシャルSi膜、非晶質Si膜、多結晶Si膜および酸化Si 膜などの薄膜の場合においても、炉体FNC内のガスクリーニング後にヒーター HTの温度を約400℃から成膜処理実施温度(600℃~900℃程度)まで 上昇させる際に窒化Si膜を成膜する場合と同様の不具合がCVD成膜装置に発 生することが懸念される。そこで、そのような高温雰囲気下で窒化Si膜以外の 薄膜を成膜する場合にも、窒化Si膜を成膜する場合と同様にヒーターHTの温 度を約400℃から成膜処理実施温度まで上昇させる際に、ヒーターHTの温度 ができるだけ低い時点、たとえば約600℃以下の時点で炉体FNCの内壁およ び炉体FNC内部の部材の表面に薄膜CTを形成し、炉体FNCの内壁および炉 体FNC内部の部材の表面をその薄膜CTで覆う。また、ヒーターHTの温度が ウエハWへの成膜処理を行う温度に達するまでに、ヒーターHTの温度の上昇に 合わせて、その温度下で成膜できる種類の薄膜を順次炉体FNCの内壁および炉 体FNC内部の部材の表面に形成していってもよい。それにより、高温雰囲気下 で窒化Si膜以外の薄膜の成膜処理をウエハWに施す場合でも、ヒーターHTを 形成するAl系セラミックがハロゲン系元素のラジカルまたはイオンと反応して 副生成物が生成されてしまったり、炉体FNCの内壁および炉体FNC内部の他 の部材と反応して炉体FNCおよび炉体FNC内部の他の部材を損傷してしまう ことを防ぐことができる。また、炉体FNCの内壁および炉体FNC内部の部材 の表面を複数層の薄膜CTで覆う場合には、ウエハWに対して窒化Si膜の成膜 処理を施す場合と同様に、それら複数層の薄膜CTのうち最上層となる薄膜CT がウエハWに対して成膜される薄膜となることが好ましい。また、炉体FNCの 内壁および炉体FNC内部の部材の表面を単層の薄膜CTで覆う場合には、ヒー ターHTの温度が約600℃以下の条件下でその薄膜が形成できるならば、ウエ ハWに対して成膜される薄膜と同種の薄膜であることが好ましい。

[0026]

次に、本実施の形態の半導体装置の製造工程について図5~図17を用いて説明する。本実施の形態の半導体装置の製造工程の説明に用いる図面のうち、平面図は、その製造工程を説明するための要部拡大平面図の一例である。また、断面

図は、その製造工程を説明するための要部拡大断面図の一例もしくは対応する工程を説明する平面図中のA-A線の断面を示したものである。また、本実施の形態の半導体装置の製造工程の説明に用いる図面においては、部材の構成をわかりやすくするために平面図であってもハッチングを付す場合がある。

[0027]

本実施の形態の半導体装置は、たとえばCMIS(Complementary MIS)トランジスタを有するものである。まず、図5に示すように、たとえば比抵抗が10Ωcm程度の単結晶Siからなる半導体基板1(ウエハW)を850℃程度で熱処理して、その主面(素子形成面)に膜厚10nm程度の薄い酸化Si膜(パッド酸化膜(図示は省略))を形成する。続いて、この酸化Si膜の上に膜厚120nm程度の窒化Si膜2をCVD(Chemical Vapor Deposition)法で堆積する。この窒化Si膜2は、前述の本実施の形態のCVD成膜装置を用いて堆積することにより、良質な膜質かつ良好に制御された膜厚で堆積することができる。

[0028]

次に、図6に示すように、フォトレジスト膜をマスクにしたドライエッチングで素子分離領域の窒化Si膜2と酸化Si膜とを除去する。この酸化Si膜は、後の工程で素子分離溝の内部に埋め込まれる酸化Si膜をデンシファイ(焼き締め)する時などに基板に加わるストレスを緩和する目的で形成される。また、窒化Si膜2は酸化されにくい性質を持つので、その下部(活性領域)の基板表面の酸化を防止するマスクとして利用される。続いて、窒化Si膜2をマスクにしたドライエッチングで素子分離領域の半導体基板1に深さ350nm程度の溝を形成した後、エッチングでその溝の内壁に生じたダメージ層を除去するために、半導体基板1を1000℃程度で熱処理して溝の内壁に膜厚10nm程度の薄い酸化Si膜(図示は省略)を形成する。次いで、たとえば絶縁膜としてCVD法にて半導体基板1上に酸化Si膜3を堆積し、その溝を酸化Si膜3で埋め込む。この酸化Si膜3は、前述の本実施の形態のCVD成膜装置を用いて堆積することにより、良質な膜質かつ良好に制御された膜厚で堆積することができる。次いで、この酸化Si膜3の膜質を改善するために、半導体基板1を熱処理して酸化Si膜3をデンシファイ(焼き締め)する。

[0029]

次に、図7および図8に示すように、窒化Si膜2をストッパに用いたCMP (Chemical Mechanical Polishing) 法でその酸化Si膜3を研磨して溝の内部 に残すことにより、表面が平坦化された素子分離領域を形成する。

[0030]

次いで、半導体基板1にp型の導電型を有する不純物(たとえばB(ホウ素))およびn型の導電型を有する不純物(たとえばP(リン))をイオン打ち込み した後、半導体基板1に約1000℃の熱処理を施すことにより上記不純物を拡 散させることによって、p型ウェル4およびn型ウェル5を形成する。半導体基 板1には、p型ウェル4およびn型ウェル5の主表面である活性領域An、Ap が形成され、これらの活性領域は酸化Si膜3が埋め込まれた素子分離領域によ って囲まれている。また、これら活性領域An、Apおよび素子分離領域は、図 7に示すX、Y方向に沿って配置される。

[0031]

次に、たとえばフッ酸系の洗浄液を用いて半導体基板 1 (p型ウェル 4 および n型ウェル 5)の主面をウェット洗浄した後、約800℃の熱酸化によりp型ウェル 4 および n型ウェル 5 のそれぞれの表面に膜厚 6 n m程度の清浄な酸化膜からなるゲート絶縁膜 6 を形成する。この時、このゲート絶縁膜 6 を酸窒化シリコン膜(SiON膜)によって形成しても良い。これにより、ゲート絶縁膜 6 中における界面準位の発生を抑制することができ、また、同時にゲート絶縁膜 6 中の電子トラップも低減することができるので、ホットキャリア耐性を向上させることが可能となる。これにより、pチャネル型MISFETおよび nチャネル型MISFETの動作信頼性を向上させることが可能となる。

[0032]

続いて、たとえばCVD法にて、ゲート絶縁膜6の上部に導電体膜として膜厚100nm程度の低抵抗な多結晶Si膜7を堆積する。この多結晶Si膜7は、前述の本実施の形態のCVD成膜装置を用いて堆積することにより、良質な膜質かつ良好に制御された膜厚で堆積することができる。

[0033]

次に、図9に示すように、フォトレジスト膜をマスクにしたドライエッチング によりその多結晶Si膜7をパターニングし、ゲート電極7Gを形成する。この ゲート電極7Gは、たとえばn型の低抵抗多結晶Si膜上に、窒化チタン(Ti N)や窒化タングステン(WN)等のようなバリア金属膜を介してタングステン (W)等のような金属膜を下層から順に堆積することで形成する、いわゆるポリ メタル構造としてもよい。このバリア金属膜は、低抵抗多結晶Si膜上にタング ステン膜を直接積み重ねた場合に、その接触部に製造プロセス中の熱処理により シリサイドが形成されてしまうのを防止する等の機能を有している。ポリメタル 構造とすることによりゲート電極7Gの抵抗を低減させることができ、ゲートア レイの動作速度を向上させることができる。また、ゲート電極7Gを低抵抗多結 晶Si膜上にタングステンシリサイド等のようなシリサイド膜を堆積させてなる 、いわゆるポリサイド構造としても良い。ゲート電極7Gの長手方向両端部(活 性領域An、Apの外周の分離領域と重なる位置)には幅広部が形成されており 、ここに上層配線との接続孔が配置される。ゲート電極7Gは、互いに等しい寸 法で同一のフォトリソグラフィ技術およびドライエッチング技術によるパターニ ング工程で形成されているものであり、特に限定されるものではないが、そのゲ ート長は、たとえば 0. 13 μ m程度である。

[0034]

次に、たとえば半導体基板1上に窒化Si膜8を堆積する。この窒化Si膜8は、前述の本実施の形態のCVD成膜装置を用いて堆積することにより、良質な膜質かつ良好に制御された膜厚で堆積することができる。続いて、図10および図11に示すように、その窒化Si膜8を異方的にエッチングすることにより、サイドウォールスペーサ8Aを形成する。続いて、p型ウェル4にn型の導電型を有する不純物(たとえばPまたはAs(ヒ素))をイオン注入することによりn型半導体領域(ソース、ドレイン)9Nを形成し、n型ウェル5にp型の導電型を有する不純物(たとえばB)をイオン注入することによりp型半導体領域(ソース、ドレイン)9Pを形成することによりp型半導体領域(ソース、ドレイン)9Pを形成する。ここまでの工程により、本実施の形態1のCMISゲートアレイを形成する基本セルKCと、その基本セルKCを形成するpチャネル型MISFETQnとを形成す

ることができる。ただし、基本セルKCの構成は前記したものに限定されるものではなく種々変更可能である。たとえば1個の基本セルKC内に相対的にゲート幅の小さいMISFETと相対的にゲート幅の大きいMISFETとを配置する等、1個の基本セルKC内にゲート電極寸法の異なるMISFETを配置しても良い。これにより、たとえば駆動電流の大きなMISFET(ゲート幅が相対的に大きなMISFET)で構成される論理回路の入力に駆動電流の小さなMISFET(ゲート幅が相対的に小さなMISFET)を接続したい場合に、それを短い配線経路で実現できる。

[0035]

上記p型半導体領域9Pのうち、互いに平行に隣接するゲート電極7G間の中 央のp型半導体領域9Pは、2個のpチャネル型MISFETQpに共有の領域 となっている。なお、ホットキャリアを抑制すべく、p型半導体領域9Pを、そ のMISFETのチャネル側に配置された低不純物濃度領域と、それに電気的に 接続されチャネルから低不純物濃度領域分だけ離間した位置に、サイドウォール スペーサ8Aをマスクとして、n型の導電型を有する不純物(たとえばPまたは As)をイオン注入することにより形成された高不純物濃度領域とで構成する、 いわゆるLDD(Lightly Doped Drain)構造としても良い。また、ソース・ド レイン間のパンチスルーを抑制すべく、p型半導体領域9Pのチャネル側端部近 傍において半導体基板1の主面から所定の深さ位置にp型半導体領域9Pとは導 電型の異なる半導体領域を設けても良い。pチャネル型MISFETQpと同様 に、nチャネル型MISFETQnについても、基本セルKCの中央のn型半導 体領域9Nは、2個のnチャネル型MISFETQnに共有の領域となっている 。なお、nチャネル型MISFETQnの場合もpチャネル型MISFETQp と同様に、LDD構造としても良いし、パンチスルーを抑制するためのp型の半 導体領域を設ける構造としても良い。

[0036]

次に、図12に示すように、半導体基板1上にCVD法により酸化Si膜を堆積することによって層間絶縁膜11を形成する。この層間絶縁膜11となる酸化Si膜は、前述の本実施の形態のCVD成膜装置を用いて堆積することにより、

良質な膜質かつ良好に制御された膜厚で堆積することができる。続いて、その層間絶縁膜11の表面をCMP法によって研磨し平坦化する。

[0037]

次に、図13および図14に示すように、たとえば図示しないフォトレジスト 膜をマスクとして層間絶縁膜11をドライエッチングすることによって、 n型半 導体領域(ソース、ドレイン)9N、p型半導体領域(ソース、ドレイン)9P およびゲート電極7Gに達する接続孔12を形成する。接続孔12は、ゲート電極7Gの幅広部、p型半導体領域9Pおよび n型半導体領域9Nに重なるように配置されている。ここには基本セルKCに接続可能な全ての接続孔12を例示している。実際には製品毎に接続孔12の配置が異なる場合がある。各接続孔12の底部からは、ゲート電極7Gの幅広部、p型半導体領域9Pまたは n型半導体領域9Nの一部が露出されている。ゲートアレイでは、上記のように複数の基本セルKCのパターンが共通パターンとして半導体基板1に作り込まれている。そして、この複数の基本セルKC間をホールパターン(接続孔12やビアホール)および配線によって接続することにより所望の論理回路を形成する。すなわち、ホールパターンと配線とのレイアウトの仕方によって種々の論理回路を形成することが可能になっている。

[0038]

次いで、層間絶縁膜11の上部に、たとえばスパッタリング法にて膜厚10n m程度のTi 膜および膜厚100n m程度のTi N膜を順次堆積する。この時、そのTi 膜およびTi N膜は接続12の内部にも堆積される。続いて、半導体基板1に約500 \mathbb{C} ~700 \mathbb{C} で約1分間の熱処理を施すことにより、Ti 膜とTi N膜との積層膜からなるバリア導体膜14を形成する。

[0039]

次に、バリア導体膜14の上部に、たとえばCVD法により接続孔12の内部を埋め込むW(タングステン)膜15を堆積する。続いて、バリア導体膜14およびW膜15に対して、層間絶縁膜11の表面が現れるまでエッチバックもしくはCMP等の研磨を施すことにより、接続孔12の外部のバリア導体膜14およびW膜15を除去する。これにより、接続孔12内に、バリア導体膜14および

W膜15からなるプラグ16を形成することができる。

[0040]

次に、図15に示すように、層間絶縁膜11の上部にTi(チタン)膜18、A1合金膜19およびTiN膜20を、たとえばスパッタリング法により順次堆積する。ここで、Ti膜18とTiN膜20のいずれか一方、もしくは両方において、これらの膜をTi膜とTiN膜の積層膜で形成してもよい。続いて、フォトレジスト膜(図示は省略)をマスクとしたドライエッチングによりそのTi膜18、A1合金膜19およびTiN膜20をパターニングすることによって、p型半導体領域9Pと電気的に接続する配線21を形成する。なお、図示は省略するが、n型半導体領域9Nにも同様の配線21が電気的に接続している。

[0041]

続いて、たとえばCVD法により、層間絶縁膜11および配線21上に酸化Si膜を堆積することによって層間絶縁膜22を形成する。この層間絶縁膜22となる酸化Si膜は、前述の本実施の形態のCVD成膜装置を用いて堆積することにより、良質な膜質かつ良好に制御された膜厚で堆積することができる。

[0042]

次に、図16に示すように、フォトレジスト膜(図示は省略)をマスクとして層間絶縁膜22をドライエッチングすることによって、配線21に達する接続孔23を形成する。続いて、接続孔23の内部を含む層間絶縁膜22の上部に、たとえばスパッタリング法にてTi膜およびTiN膜を順次堆積する。続いて、半導体基板1に熱処理を施すことにより、Ti膜とTiN膜との積層膜からなるバリア導体膜26を形成する。続いて、バリア導体膜26の上部に、たとえばCVD法により接続孔23の内部を埋め込むW膜28を堆積する。続いて、バリア導体膜26およびW膜28に対して、層間絶縁膜22の表面が現れるまでエッチバックもしくはCMP等の研磨を施すことにより、接続孔23の外部のバリア導体膜26およびW膜28を除去する。これにより、接続孔23内に、バリア導体膜26およびW膜28からなるプラグ30を形成することができる。

[0043]

次に、図17に示すように、層間絶縁膜22の上部にTi膜、Al合金膜およ

びTiN膜を、たとえばスパッタリング法により順次堆積する。続いて、フォトレジスト膜(図示は省略)をマスクとしたドライエッチングによりそれらTi膜、Al合金膜およびTiN膜をパターニングすることによってプラグ30に接続する配線31を形成し、本実施の形態の半導体装置を製造する。

[0044]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

[0045]

たとえば、前記実施の形態では、枚葉処理でウエハに対して成膜処理を行うC VD成膜装置の炉体内におけるガスクリーニング後の副生成物の生成を防ぐ場合 について説明したが、一度に複数枚のウエハに対して成膜処理を施すバッチ式の CVD成膜装置についても同様の工程を経ることによって炉体内におけるガスク リーニング後の副生成物の生成を防ぐことができる。

[0046]

また、前記実施の形態では、約600℃以上の高温雰囲気下で成膜される非晶質Si膜、多結晶Si膜、窒化Si膜および酸化Si膜を成膜するCVD成膜装置を例に取って説明したが、約600℃以上の高温雰囲気下で金属膜を成膜するCVD成膜装置についても同様の工程を経ることによって炉体内におけるガスクリーニング後の副生成物の生成を防ぐことができる。

[0047]

また、前記実施の形態では、CVD成膜装置の炉体内に配置されたヒーターが Al系セラミックから形成されている場合について例示したが、SiC(炭化シリコン)から形成されていてもよい。

[0048]

また、前記実施の形態では、約600℃以上の高温雰囲気下で成膜される非晶質Si膜、多結晶Si膜、窒化Si膜および酸化Si膜を半導体ウエハ上に成膜するCVD成膜装置に対して本発明を適用する場合について説明したが、たとえば液晶基板の製造工程において、ガラス基板上に窒化Si膜を成膜するCVD成

膜装置に対して適用してもよい。

[0049]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

[0050]

すなわち、成膜装置の炉体(成膜処理室)のガスクリーニング後において、炉 体内にて副生成物が生成されてしまうことを防ぐことができる。

【図面の簡単な説明】

【図1】

本発明の一実施の形態である半導体装置の製造工程で用いる成膜装置を説明する要部断面図である。

【図2】

本発明の一実施の形態である半導体装置の製造工程で用いる成膜装置の炉体内をガスクリーニングし成膜処理を再開するまでの炉体内の温度変化を示す説明図である。

【図3】

本発明の一実施の形態である半導体装置の製造工程で用いる成膜装置と比較した成膜装置によって成膜処理が施されたウエハの累積枚数と成膜された薄膜の膜厚の平均値との関係を示す説明図である。

【図4】

本発明の一実施の形態である半導体装置の製造工程で用いる成膜装置によって 成膜処理が施されたウエハの累積枚数と成膜された薄膜の膜厚の平均値との関係 を示す説明図である。

【図5】

本発明の一実施の形態である半導体装置の製造工程を説明する要部断面図である。

【図6】

図5に続く半導体装置の製造工程中の要部断面図である。

【図7】

本発明の一実施の形態である半導体装置の製造工程中の要部平面図である。

【図8】

図6に続く半導体装置の製造工程中の要部断面図である。

図9]

図8に続く半導体装置の製造工程中の要部断面図である。

【図10】

本発明の一実施の形態である半導体装置の製造工程中の要部平面図である。

【図11】

図9に続く半導体装置の製造工程中の要部断面図である。

【図12】

図11に続く半導体装置の製造工程中の要部断面図である。

【図13】

本発明の一実施の形態である半導体装置の製造工程中の要部平面図である。

【図14】

図12に続く半導体装置の製造工程中の要部断面図である。

【図15】

図14に続く半導体装置の製造工程中の要部断面図である。

【図16】

図15に続く半導体装置の製造工程中の要部断面図である。

【図17】

図16に続く半導体装置の製造工程中の要部断面図である。

【符号の説明】

- 1 半導体基板
- 2 窒化Si膜
- 3 酸化Si膜
- 4 p型ウェル
- 5 n型ウェル
- 6 ゲート絶縁膜

- 7 多結晶Si膜
- 7G ゲート電極
 - 8 窒化Si膜
- 8 A サイドウォールスペーサ
- 9 N n型半導体領域 (ソース、ドレイン)
- 9 P p型半導体領域 (ソース、ドレイン)
- 11 層間絶縁膜
- 12 接続孔
- 14 バリア導体膜
- 15 W膜
- 16 プラグ
- 18 Ti膜
- 19 A I 合金膜
- 20 TiN膜
- 2 1 配線
- 22 層間絶縁膜
- 23 接続孔
- 26 バリア導体膜
- 28 W膜
- 30 プラグ
- 3 1 配線
- CT 薄膜(第2の薄膜)
- EXH 排気機構
- FNC 炉体(成膜処理室)
 - HD 支持部材
 - HT ヒーター (第1の部材)
 - KC 基本セル
 - Qn nチャネル型MISFET
 - Qp pチャネル型MISFET

SHD シャワーヘッド

T1~T3 時間


T31~T34 時間

W ウエハ(半導体基板)


【書類名】 図面

【図1】

Ø 1




【図2】




【図3】






【図4】

Ø 4




【図5】






【図6】

Ø 6




【図7】

図 7




【図8】

2 8




【図9】

Ø 9




【図10】






【図11】

図 11




【図12】

Z 12




【図13】




【図14】






【図15】

図 15




【図16】

図 16



【図17】

図 17



【書類名】 要約書

【要約】

【課題】 CVD成膜装置の炉体内部のガスクリーニング後において、炉体内にて副生成物が生成されてしまうことを防ぐ。

【解決手段】 炉体内に配置されたヒーターの温度が約500℃以下である雰囲気下で、ハロゲン系ガスとArガスとを含むガスのプラズマによって炉体内部のガスクリーニングを行った後、ヒーターの温度の上昇を開始し、ハロゲン系元素のラジカルまたはイオンが活性化する温度となる前の時間T31の間、ヒーターの温度を維持しつつ炉体内に成膜ガスを導入し、炉体の内壁およびヒーターを含む炉体内部の部材の表面に薄膜を形成する。

【選択図】 図2

特願2003-120855

出願人履歴情報

識別番号

[500495256]

1. 変更年月日

2000年10月25日

[変更理由]

新規登録

住所氏名

茨城県ひたちなか市堀口751番地 トレセンティテクノロジーズ株式会社